搜索使用Datasheet阻抗進(jìn)行LDMOS匹配設(shè)計(jì)
2016-12-27 by:CAE仿真在線 來源:互聯(lián)網(wǎng)
引言
本文檔主要介紹了飛思卡爾在處理現(xiàn)今橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件所采用的阻抗數(shù)據(jù)表(Datasheet)的方法,其中LDMOS包括單端和推挽兩種結(jié)構(gòu)。此文的目的是闡明器件輸入輸出阻抗匹配網(wǎng)絡(luò)數(shù)據(jù)表的使用。
阻抗提取的方法有多種。本文檔的范圍不包括詳細(xì)的提取方法;但介紹了一個(gè)可行的提取方法。無論使用哪種方法,主要關(guān)心的都是將去嵌入所提取的數(shù)據(jù)恢復(fù)到器件的參考平面的必要性,器件的參考平面如圖1所示。
阻抗的提取需進(jìn)一步求解MSTEP(Microstrip step in width)器件。是德科技ADS MSTEP仿真元件的用戶展示出了基準(zhǔn)平面寬度和銅線焊盤寬度之間的差異。例如圖2就示出了銅引線焊盤寬度(“b”維度)比參考平面寬度(“a”維度)大。
有關(guān)此主題的更多信息,本文末尾的參考文獻(xiàn)提供了一個(gè)嚴(yán)格且精確的阻抗測(cè)量方法。
單端器件
圖3為單端器件的阻抗數(shù)據(jù)表形式。通過調(diào)諧夾具以得到器件的最佳性能,然后測(cè)得其在參考平面的阻抗,從而生成該器件的阻抗數(shù)據(jù)表。
圖4表明在使用頻段內(nèi)器件的阻抗隨頻段變化,數(shù)據(jù)表形式的阻抗特性可用于優(yōu)化其性能。
測(cè)得的數(shù)據(jù)可以轉(zhuǎn)換成S1P文件,如圖5所示。
注意:所測(cè)量的阻抗數(shù)據(jù)的虛部已被共軛化,如圖4所示。
數(shù)據(jù)表中共軛化后的阻抗可用來計(jì)算阻抗的相對(duì)旋轉(zhuǎn)偏移量。這表明,首次測(cè)得的阻抗是RF發(fā)射點(diǎn)處的視入值。然而,對(duì)于S11的優(yōu)化則需要能夠代表塊的視入阻抗數(shù)據(jù)。這就是阻抗箭頭重定向和共軛化阻抗數(shù)據(jù)的原因。
*對(duì)于所有主要參數(shù),調(diào)諧后的最佳夾具將有總峰值性能;其中主要參數(shù)包括:輸入回波損耗(IRL),效率,P1dB,線性,最大輸出功率(Pout)和帶寬。
注意:盡管一些史密斯圓圖由于顯示的原因而使用了不同的歸一化阻抗值,但是在使用本工程公示中的阻抗數(shù)據(jù)時(shí),設(shè)計(jì)師們應(yīng)假定阻抗是基于50Ω系統(tǒng)。
圖6中的通用匹配電路將用于優(yōu)化初步設(shè)計(jì)中的匹配網(wǎng)絡(luò)。
圖5中的MRF19125阻抗數(shù)據(jù)是作為建立初步設(shè)計(jì)匹配網(wǎng)絡(luò)的一個(gè)實(shí)際例子,匹配網(wǎng)絡(luò)如圖8所示。其中一些關(guān)鍵的細(xì)節(jié)如下:
?該S1P文件被用作一個(gè)雙端口(基準(zhǔn)為接地端口)器件并作為文件名的格式。
?該直流塊和旁路電容只顯示通用值。
?在理想情況下,從直流電源饋電到 DUT交界處的微帶線應(yīng)該有λ/ 4長(zhǎng)。
?簡(jiǎn)化的C_BYPASS電容應(yīng)盡可能的離微帶線條近。
注:這里給出的是一個(gè)簡(jiǎn)單的匹配網(wǎng)絡(luò),它也可能被拓展成一個(gè)任何其他結(jié)構(gòu)的拓?fù)潆娐贰?/span>
前面已經(jīng)討論過的MSTEP必元件須放置在器件與第一匹配元件MLIN(放置位置的細(xì)節(jié)見圖6,8,10和11)之間。MSTEP塊極其重要,因?yàn)樗挥糜诖_定參考平面的寬度和銅引線焊盤寬度之間的差異。如果這些值不相同,阻抗將會(huì)不連續(xù)。MSTEP由其寬度值(“a”和“b”)確定。對(duì)于尺寸“a”的值,可以參照封裝尺寸數(shù)據(jù)表。尺寸“b”是引腳將要焊接在PCB板上的銅焊盤長(zhǎng)度。
MTEE(Libra Microstrip T-Junction)是ADS的另一仿真元件,它用于連接的偏置饋給(參見圖7)。該MTEE設(shè)計(jì)了違背典型的優(yōu)化夾具布局的規(guī)則。一個(gè)簡(jiǎn)單的節(jié)點(diǎn)連接已足夠準(zhǔn)確地模擬阻抗。然而,如果可能的話,在它的使用限制范圍內(nèi)仍建議采用MTEE。
現(xiàn)在,阻抗數(shù)據(jù)已獲得,共軛化后重新插入在了一個(gè)*.s1p文件里。下一步就是使用SP1塊來優(yōu)化仿真S參數(shù),如圖8所示。匹配網(wǎng)絡(luò)S11應(yīng)調(diào)諧到至少-30 dB(或盡可能低),則第一個(gè)輸入匹配電路就完成了。重復(fù)這一過程,利用輸出阻抗來完成輸出匹配,。最后,該匹配網(wǎng)絡(luò)將在印制電路板PCB上實(shí)現(xiàn)。
推挽式器件
推挽式器件獲取阻抗的方法與單端器件從固定夾具上獲取阻抗的方法類似.其具有代表性的阻抗值如圖9所示.
推挽式器件阻抗數(shù)據(jù)應(yīng)在數(shù)據(jù)存儲(chǔ)裝置中顯示出來,圖10展示了一個(gè)范例。
注意:圖9中的測(cè)量阻抗數(shù)據(jù)的虛部已被共軛化,這與單端器件的處理方法相同。
用于初步設(shè)計(jì)優(yōu)化推挽式器件輸入和輸出端匹配網(wǎng)絡(luò)的方法和單端器件的相同。
圖11示出了用于初步設(shè)計(jì)優(yōu)化輸入匹配網(wǎng)絡(luò)的電路。圖11所示的平衡-不平衡巴倫是一種理想化的三端口器件,通常其輸入/輸出的阻抗比為n:1。
圖12展示了主要模塊:
?通用匹配網(wǎng)絡(luò)
?直流電源饋電塊1和2
?MSTEP塊
?用戶定義的三端口子電路(巴倫)
?兩端口*.s1p
在一個(gè)好的初步設(shè)計(jì)中,圖12所示的通用匹配網(wǎng)絡(luò)代表了典型可實(shí)現(xiàn)的電路元器件組。網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)不限于圖12所示的這一種。這個(gè)拓?fù)浣Y(jié)構(gòu)只是一個(gè)典型的設(shè)計(jì)。
這兩個(gè)直流饋電塊和MSTEP塊與圖7 單端器件的類似,它們有著相同的功能。
圖12中的這個(gè)三端口子電路可以是ADS里(用戶可以設(shè)計(jì))的巴倫,或者是由Sonnet 或一款類似電磁仿真仿真軟件生成的*.s3p文件。
兩端口的S1P數(shù)據(jù)塊文件代表了MRF21180共軛化后的阻抗數(shù)據(jù)。這個(gè)塊有兩個(gè)端口代表了共軛化后的阻抗,另外第三個(gè)端口是參考地。
結(jié)論
這個(gè)工程公示文檔給出了一個(gè)關(guān)于怎樣基于實(shí)測(cè)阻抗數(shù)據(jù)完成匹配結(jié)構(gòu)的簡(jiǎn)明方法。盡管還有其他的解決辦法,但使用這個(gè)方法可以為設(shè)計(jì)師的最終設(shè)計(jì)提供一個(gè)好的近似值。
引用文獻(xiàn)
J.J.Bouny, “Impedance Measurements for High Power RF Transistors Using the TRLMethod,” MicrowaveJournal, October 1999。
原文作者:Darin Wagner ,Freescale
相關(guān)標(biāo)簽搜索：使用Datasheet阻抗進(jìn)行LDMOS匹配設(shè)計(jì) HFSS電磁分析培訓(xùn) HFSS培訓(xùn)課程 HFSS技術(shù)教程 HFSS無線電仿真 HFSS電磁場(chǎng)仿真 HFSS學(xué)習(xí) HFSS視頻教程 天線基礎(chǔ)知識(shí) HFSS代做 天線代做 Fluent、CFX流體分析 HFSS電磁分析
