搜索PCB的SI分析業(yè)務內(nèi)容介紹
2016-11-04 by:CAE仿真在線 來源:互聯(lián)網(wǎng)
業(yè)務介紹
在一個已有的PCB板子上分析和發(fā)現(xiàn)信號完整性問題是一件非常困難的事情,即使找到了問題,在一個已經(jīng)成型的板子上實施有效的解決方法也會花費大量時間和費用。一個最有效的方法就是在物理設計完成之前查找、發(fā)現(xiàn)并在電路設計過程中消除或減小信號完整性問題,這就需要在仿真工具的輔助下,對電路的參數(shù)進行仿真分析,以提前發(fā)現(xiàn)問題,縮短研發(fā)周期,降低研發(fā)成本,同時也可以增強設計者的自信度。
漢普目前具有完善的SI仿真設計流程和SI問題解決方案,布線前的仿真可以根據(jù)信號完整性的設計要求以及時序要求,幫助設計者選擇元器件、調(diào)整原器件布局、規(guī)劃系統(tǒng)時鐘網(wǎng)絡、以及確定關鍵網(wǎng)絡的端接策略和拓撲結構;布線后的仿真可以評估走線的反射、振鈴、過沖、串擾,時序等參數(shù)是否符合設計要求,幫助發(fā)現(xiàn)潛在的SI問題,提高設計的可靠性。
多負載拓撲仿真
-
多負載拓撲特點:負載較多,距離較遠,負載不對等,反射嚴重,一般采用異步時序或者公用時鐘時序方式
典型總線:Local bus,PCI等
仿真分析內(nèi)容:器件布局,拓撲優(yōu)化,匹配方案,負載波形,時序分析
DDR1/2/3 Memory總線仿真服務
-
Memory總線:DDR1, DDR2, DDR3, DDR4, QDR, TCAM, DIMM
Memory總線特點:負載重,走線密度大,時序要求高
仿真分析內(nèi)容:器件布局,拓撲設計,匹配方案,波形分析,時序分析
高速串行總線仿真服務
-
SERDES總線:SATA, PCIE, RapidIO , CEI-6G-SR/MR/LR, CEI-11G-SR/ LR, SFI, XFI, CAUI, XAUI, XAUI, Infiniband QDR/FDR, CEI-25G-VSR
SERDES仿真總線特點:點到點傳輸,距離遠,損耗大,容易受反射和串擾影響
最高設計速度和長度:
2008年Infiniband QDR 10Gbps 64cm
2011年10Gbase-KR 10.3125Gbps 70cm
2012年Infiniband FDR 14Gbs 100cm
2013年CEI-25G-VSR 25Gbps 10.6cm
仿真分析內(nèi)容:板材選取,疊層、過孔、連接器、耦合電容參數(shù)優(yōu)化,損耗參數(shù)提取,眼圖分析,抖動分析
通道性能分析方法:頻域分析,TDR分析,Spice分析,IBIS-AMI Channel分析
開放分享：優(yōu)質(zhì)有限元技術文章,助你自學成才
相關標簽搜索：PCB的SI分析業(yè)務內(nèi)容介紹 HFSS電磁分析培訓 HFSS培訓課程 HFSS技術教程 HFSS無線電仿真 HFSS電磁場仿真 HFSS學習 HFSS視頻教程 天線基礎知識 HFSS代做 天線代做 Fluent、CFX流體分析 HFSS電磁分析
編輯
