信號(hào)完整性SI(SignalIntergrity）概述之一高速串行信號(hào)的仿真

2016-10-12 by:CAE仿真在線來源:互聯(lián)網(wǎng)

隨著系統(tǒng)速率的逐年提升,高速數(shù)字信號(hào)的速率越來越高,信號(hào)完整性SI(Signal Integrity)越來越受到關(guān)注。信號(hào)完整性(Signal Integrity)簡(jiǎn)稱SI,是指在信號(hào)線上的信號(hào)質(zhì)量,數(shù)字信號(hào)質(zhì)量差,不是由某一單一的因素導(dǎo)致的,而是PCB設(shè)計(jì)中多種共同的因素共同引起的,如器件選型,PCB板阻抗,損耗控制,模數(shù)混合設(shè)計(jì)等,主要表現(xiàn)的信號(hào)完整性問題包括反射,串?dāng)_,地彈,振鈴等。

特別是興森科技有些客戶經(jīng)常反饋的,較大的過沖,振鈴,加上系統(tǒng)較小的噪聲裕量,給系統(tǒng)時(shí)鐘帶來了非單調(diào)性,造成系統(tǒng)的誤判,這是令所有硬件開發(fā)人員頭疼的事情,有時(shí)候即使通過高速實(shí)驗(yàn)室調(diào)試,測(cè)試的方法找到了問題的原因,但是PCB已經(jīng)成型,不得不再次花大把的時(shí)間跟金錢重新打板,貼裝,調(diào)試,據(jù)興森科技現(xiàn)有設(shè)計(jì)類客戶統(tǒng)計(jì)平均改板次數(shù)為1.2次。

所以通過在研發(fā)階段借助目前的EDA仿真工具,將SI問題定位在設(shè)計(jì)的前端尤為重要。客戶的問題就是興森科技的問題,在這里將分期為大家介紹高速系統(tǒng)中的信號(hào)完整性問題。

(1)高速串行信號(hào)完整性分析

常見的高速信號(hào)如PCIE,SATA,GTX,GTP,SRIO,USB3.0,XFP,SFP,XAUI等,評(píng)估整條鏈路上信號(hào)從發(fā)射端到接收端的表現(xiàn)情況,通過頻域上(如S參數(shù))和時(shí)域上(如信號(hào)波形,眼圖)的仿真評(píng)估,來確保信號(hào)的有效傳輸。

圖一:常見的串行背板

圖二:高速信號(hào)波形圖

圖三:高速信號(hào)眼圖及Eye Mark

表一:常見的高速信號(hào)列表

(2)高速背板信號(hào)完整性分析

通過背板的仿真,可以有效地解決高速信號(hào)經(jīng)過較長(zhǎng)背板后由于衰減及反射等信號(hào)完整性問題而引起的信號(hào)不能有效地進(jìn)行傳輸?shù)膯栴},背板的仿真可以指導(dǎo)客戶選擇適當(dāng)?shù)谋嘲宀牧?并對(duì)高速連接器進(jìn)行優(yōu)化,有效的降低研發(fā)成本,減短設(shè)計(jì)周期。

圖四:不同層信號(hào)的損耗

(3)過孔優(yōu)化

對(duì)于PCB上高速的換層過孔和連接器過孔,通過3D軟件建模分析,有效地控制過孔阻抗,給出過孔的最優(yōu)尺寸,從而優(yōu)化信號(hào)質(zhì)量,提高設(shè)計(jì)成功率。

圖五: 過孔3D模型

圖六:不同反焊盤對(duì)過孔阻抗的影響

綜上所述:

整個(gè)高速串行通道中,PCB設(shè)計(jì)的線寬線距,過孔的物理結(jié)構(gòu),走線的層次選擇,是否背鉆(back drill)都會(huì)影響到高速數(shù)字信號(hào)的傳輸,都需要前期仿真介入,做到科學(xué)設(shè)計(jì),無(wú)憂無(wú)慮。

開放分享：優(yōu)質(zhì)有限元技術(shù)文章,助你自學(xué)成才