【干貨大派送】ADS 2016：8 招助您高效應(yīng)對 SI 和 PI 仿真挑戰(zhàn) —— 第 5 招

是德科技 ADS 2016 最新功能發(fā)布了!

全球領(lǐng)先的信號完整性(SIPro)和電源完整性(PIPro)解決方案,助力您更快速更準(zhǔn)確的進(jìn)行信號完整性(SI)和電源完整性(PI)仿真以及驗(yàn)證,輕松應(yīng)對 SI 和 PI 設(shè)計(jì)的挑戰(zhàn)。

SIPro 特點(diǎn):

• 更精準(zhǔn),更快速,更大規(guī)模的運(yùn)算能力

• 集成的 EM 電磁仿真技術(shù)

• 電源感知信號完整性分析

• 信號完整性與電源完整性統(tǒng)一的工作流程

PIPro 特點(diǎn):

• 直流 IR 壓降

• 交流 PDN 阻抗

• 電源平面共振

• 去耦電容調(diào)整和電路級 VRM 建模

SIPro, PIPro 到底怎么用?有什么高招可以讓您更快地解決 SI 和 PI 的問題?讓我們?yōu)槟崂怼?

從今天開始,是德科技官方微信 8 個(gè) SI/PI 高招免費(fèi)大派送,請關(guān)注我們的微信平臺以便于及時(shí)收取。

仿真 DDR 的傳統(tǒng)工具以 SPICE(瞬態(tài))仿真為中心。信號間的時(shí)延(skew)指標(biāo),數(shù)據(jù)線、命令/地址線和時(shí)鐘線上的建立和保持時(shí)間(需要多長時(shí)間才能達(dá)到高電壓閾值,能在該閾值上保持多久),對于存儲器設(shè)計(jì)人員而言都不陌生。同樣的設(shè)計(jì)方法在 4266 MHz(DDR4)是否像在 1333 MHz(DDR3)上一樣有效?很難一概而論,因?yàn)?DDR4 JEDEC 規(guī)范中沿用了一部分傳統(tǒng)測量,同時(shí)也采用了一部分全新的改進(jìn)。

需要新測量的挑戰(zhàn)有哪些?

在更快的速度等級下,隨機(jī)性和確定性抖動(dòng)起著更為顯著的作用,占據(jù)了眼圖單位間隔(UI)中相當(dāng)大的比例。物理長度相同的走線此時(shí)在任何時(shí)間點(diǎn)上傳輸?shù)奈粩?shù)更多(換言之,其電長度更大 = 傳輸了更多波長),這意味著任何阻抗不匹配(由一個(gè)比特引起的反射)會導(dǎo)致碼間干擾(ISI),從而影響其后更多的比特。鄰近軌道的串?dāng)_只是增加了干擾。

設(shè)計(jì)人員可以采用瞬態(tài)仿真器仿真通過其通道的一百萬比特,并成功通過所有傳統(tǒng)測試。然而,當(dāng)我們采用新的隨機(jī)比特流進(jìn)行第二次仿真,卻有可能不能通過某項(xiàng)測試,這是為什么呢?

• 這就是隨機(jī)性抖動(dòng)的本質(zhì)。隨機(jī)性抖動(dòng)的統(tǒng)計(jì)輪廓有一個(gè)長拖尾。一致性限值要有多大的裕量才足以確保穩(wěn)健運(yùn)行?這是不確定性之所在。

• 為了找到 ISI 給眼圖帶來的最大退化,為了找出被干擾線和串?dāng)_干擾線上比特流模式的 “最壞情況”,我們要仿真的比特流組合數(shù)量呈指數(shù)級增長。

從另一方面來講,需要高性能的強(qiáng)大的內(nèi)存系統(tǒng)。我們都知道內(nèi)存發(fā)揮的關(guān)鍵作用,并經(jīng)歷過內(nèi)存故障導(dǎo)致的系統(tǒng)崩潰。

在新的DDR4的協(xié)議中, JEDEC 針對數(shù)據(jù)線推出全新的 BER 接收端測試模板,替代了傳統(tǒng)的一致性測試中的建立保持時(shí)間、速率相關(guān)修正表。

一致性模板的概念借用自高速串行通信標(biāo)準(zhǔn),允許對數(shù)據(jù)線進(jìn)行設(shè)計(jì),使其滿足 BER 目標(biāo)(目前為 1E-16),而無需受到設(shè)計(jì)約束的過分限制,否則將增加成本,延長產(chǎn)品上市的時(shí)間。

問:在仿真中如何檢查模板的一致性?

答:是德科技 EEsof EDA 發(fā)布了一款新的 DDR 總線仿真器可以做到這這一點(diǎn)。這是用于并行總線的逐位通道仿真器。它會同時(shí)仿真所有的發(fā)射端路徑,并計(jì)算接收端一側(cè)每個(gè)眼圖的誤碼率輪廓,同時(shí)測量模板裕量。該仿真器很特殊,因?yàn)樗軌蛘_地處理我們在單端信號上發(fā)現(xiàn)的非對稱上升和下降沿,而且發(fā)射端和接收端模型可以用來驅(qū)動(dòng) IBIS 模型,或者與 SPICE 模型混合。仿真器的速度使得它能夠在許多版圖前仿任務(wù)中代替瞬態(tài)仿真,便于用戶掃描多個(gè)參數(shù)(通道配置),或優(yōu)化設(shè)計(jì)。它與批處理仿真一起可用作版圖前仿設(shè)計(jì)開發(fā)的有用工具,也可用于版圖后仿的一致性驗(yàn)證。

在 ADS 2016 中,是德科技 EEsof EDA內(nèi)置了接收端均衡器(CTLE、FFE、n-抽頭 DFE)。這也是 ADS 保持技術(shù)領(lǐng)先的另一個(gè)例子,因?yàn)闃I(yè)界對這個(gè)熱門課題的研究才剛剛起步。這一需求主要來自開發(fā)內(nèi)存控制器集成電路的公司,他們試圖最大限度地提高鏈路裕量,尤其是針對線路很長的服務(wù)器內(nèi)存體系結(jié)構(gòu)上的 DQ、DQS 和 CLK 信號。

我們的特別優(yōu)勢在于,帶均衡的單端接收端模型不會干擾精確通道仿真的線性時(shí)不變要求。